Cap. 5 - Sistema de Entrada/Saída

Lista 5.2 - Acesso a Disco, DMA, Vídeo e Terminal

 

1. Considere um disco com 8 setores de 512 bytes por trilha, e taxa de rotação de 300 rpm. Quanto tempo é requerido para que todos os setores de uma trilha sejam lidos em ordem, assumindo que o braço já está posicionado e que 1/2 rotação é necessária para se ter o setor 0 sob a cabeça? Qual é a taxa de transferência? Considere o disco com fator de "interleaving" 1 e 2.

2. Repita o problema anterior para discos cujos setores estão dispostos de forma contígüa, ou seja, nenhum "interleaving". De quanto a taxa de transferência é degradada devido ao não "interleaving"?

3. Em qual das 04 camadas de \textit{software} de Entrada/Saída cada um dos seguintes tópicos é contemplado:

4. Requisições de disco chegam para um \textit{driver} de disco referenciando os cilindros: 10, 22, 20, 2, 40, 6 e 38, nesta ordem. O tempo de busca entre cilindros é de 6 ms. Quanto tempo é necessário para:

5. Em um Computador, a rotina de tratamento de interrupção de relógio requer 2 ms (incluindo o chaveamento do processo) por "tick" de relógio. O relógio gera "ticks" a uma freqüência de 60 Hz. Que fração da CPU é gasta com o relógio?

6. Um Terminal "bit map" contém 1200 x 800 "pixels". Para rolar uma tela, a CPU (ou o controlador) deve mover todas as linhas de texto para cima copiando seus "bits" de uma parte da memória de vídeo para outra. Para uma janela de 66 linhas e 80 caracteres de largura, e assumindo que um caracter tem 8 "pixels" de largura e 12 "pixels" de altura, quanto tempo se leva para rolar a tela inteira com 500 ns sendo gastos para transferir cada "byte"? Se todas as linhas tiverem 80 caracteres, qual é o equivalente a largura de banda do terminal? Mostrar um caracter na tela toma 50 milisegundos.

7. Um computador utiliza DMA para ler de seu disco. O disco possui 64 setores de 512 bytes por trilha. A rotação do disco é de 16 ms. A largura do barramento é de 16 bits, e cada transferência leva 500 ns. A instrução média de CPU requer 02 ciclos de barramento. De quanto é a CPU atrasada pelo DMA?

 


Luís Fernando Faina
Last modified: Wed Sep 4 08:11:44 2002